臺(tái)積電將于 2024 年取得高 NA EUV 光刻機(jī)，有助于 2nm 工藝量產(chǎn)
作者：admin 發(fā)布時(shí)間：2022-09-18點(diǎn)擊：
9 月 16 日消息，臺(tái)積電研究大將米玉傑博士透露，臺(tái)積電將在 2024 年取得 ASML 下世代極紫外光微影設(shè)備（high-NA EUV），為客戶發(fā)展相關(guān)的基礎(chǔ)設(shè)施與架構(gòu)解決方案。
臺(tái)積電業(yè)務(wù)開發(fā)副總裁張曉強(qiáng)之前曾經(jīng)表示，取得設(shè)備后，初期主要用于與合作伙伴共同研究。
從之前公布的信息來看，High-NA EUV 光刻設(shè)備的單價(jià)估計(jì)為 4 億美元（約 28 億元人民幣），是現(xiàn)有 EUV 光刻設(shè)備的兩三倍。
易得通曾報(bào)道，三星電子副董事長(zhǎng)李在镕此前與 ASML 公司就引進(jìn)該荷蘭半導(dǎo)體設(shè)備制造商的下一代極紫外（EUV）光刻設(shè)備進(jìn)行了會(huì)談，并就引進(jìn)今年生產(chǎn)的 EUV 光刻設(shè)備和計(jì)劃于明年推出的高數(shù)值孔徑（High-NA）EUV 光刻設(shè)備達(dá)成了協(xié)議。
今年早些時(shí)候，英特爾還宣布已簽署合同購(gòu)買 5 臺(tái)這種設(shè)備（TWINSCAN NXE:3600D），用于在 2025 年生產(chǎn) 1.8 納米芯片。臺(tái)積電也在 6 月 16 日的美國(guó)硅谷技術(shù)研討會(huì)上表示，它將在 2024 年在全球首次將 High-NA EUV 光刻設(shè)備引入其工藝。
就目前來看，先進(jìn)光刻技術(shù)是衡量芯片制造上限的關(guān)鍵因素，而這種 High-NA 光刻技術(shù)有望降低 66% 的尺寸大小。而在芯片制造領(lǐng)域，雖然目前的 3nm、5nm 已經(jīng)不代表實(shí)際柵極寬度，但肯定還是越小越好。
據(jù)悉，這款新型 EUV 系統(tǒng)可實(shí)現(xiàn) 0.55 數(shù)值孔徑，與此前配備 0.33 數(shù)值孔徑透鏡的 EUV 系統(tǒng)（TWINSCAN NXE:3400B 和 NXE:3400C）相比，精度會(huì)有所提高，可以實(shí)現(xiàn)更高分辨率的圖案化。
據(jù)悉，目前 ASML 每臺(tái)機(jī)器的成本高達(dá) 1.6 億美元，而各大芯片制造商還計(jì)劃在未來幾年投資逾 1000 億美元建造額外的制造廠，以滿足進(jìn)一步的半導(dǎo)體需求。
官方曾透露，這種 High-NA 機(jī)器將比現(xiàn)有機(jī)器大 30%，而之前的機(jī)器已經(jīng)大到難以想象，甚至需要三架波音 747 來裝載它們。
臺(tái)積電此前宣布，其目標(biāo)是在 2025 年量產(chǎn)其 N2 工藝，與 3nm 制程節(jié)點(diǎn)不同，2nm 制程節(jié)點(diǎn)將使用 Gate-all-around FETs（GAAFET）晶體管，臺(tái)積電稱相比 3nm 工藝會(huì)有 10% 到 15% 的性能提升，還可以將功耗降低 25% 到 30%。預(yù)計(jì) N2 工藝于 2024 年末將做好風(fēng)險(xiǎn)生產(chǎn)的準(zhǔn)備，并在 2025 年末進(jìn)入大批量生產(chǎn)，客戶在 2026 年就能收到首批芯片。
